# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# THIS PAGE BLANK (USPTO)

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-272732

(43) Date of publication of application: 18.10.1996

(51)Int.CI.

G06F 13/28 G06F 13/00 G06F 13/12 G06F 13/36

(21)Application number: 07-071217

(22)Date of filing:

29.03.1995

(71)Applicant: MITSUBISHI ELECTRIC CORP

(72)Inventor: MORI ATSUSHI

FUNAKURA HIDETOSHI

NAKANO TAKASHI


HASHIZUME MASAKI

# (54) METHOD AND DEVICE FOR DATA TRANSFER

# (57)Abstract:

PURPOSE: To provide a data transfer device which has high performance and is inexpensive by simplifying processing regarding a data transfer as to a data transfer device which is connected to between a memory device and an input/output device and transfers a large amount of data from the memory device to the input/output device.

CONSTITUTION: The data transfer device 2, connected to a BUS 1 for a connection with the memory device 1 and a BUS 3 for a connection with the input/output device 3, is equipped with a buffer 14 for holding data read out of the memory device 1, a request control part which generates a memory read request from the input/output device 3 or a read request to the memory device 1 according to the rest of data stored in the buffer, and a buffer control part 13 which writes data in the buffer 14, reads data out of the buffer, and initializes the buffer 14.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection

# THIS PAGE BLANK (USPTO)

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

The state of the s

THIS PAGE BLANK (USPTO)

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平8-272732

(43)公開日 平成8年(1996)10月18日

鎌倉市大船五丁目1番1号 三菱電機株式

最終頁に続く

会社情報システム研究所内 (74)代理人 弁理士 宮田 金雄 (外3名)


(51) Int.Cl.6		識別記号	庁内整理番号	FI			:	技術表示箇所
G06F	13/28	3 1 0	9172-5E	G06F 1	3/28	3 1 0	J	
	13/00	3 0 1		1	3/00	301.	A	
	13/12	3 3 0	7368-5E	1	3/12	3 3 0	3 3 0 B	
	13/36	3 1 0	9172-5E	1	3/36	3 1 0 F		
				審査請求	未請求	請求項の数9	OL	(全 27 頁)
(21)出願番号		特願平7-71217		(71) 出願人	000006013 三菱電機株式会社			
(22)出顧日		平成7年(1995)3月29日			東京都千代田区丸の内二丁目2番3号			
				(72)発明者 毛利 篤史				
					鎌倉市ス	大船五丁目1番	1号 3	三菱電機株式
					会社情報	報システム研究所	折内	
				(72)発明者	船倉	英俊		
					鎌倉市	大船五丁目1番	1号 3	三菱電機株式
					会社情報	報システム研究所	折内	
				(72)発明者	中野	拳		

# (54) 【発明の名称】 データ転送方法及びデータ転送装置

#### (57)【要約】 (修正有)

【目的】 メモリ装置と入出力装置との間に接続され、 メモリ装置から入出力装置に多量のデータ転送処理を行 なうためのデータ転送装置に関し、データ転送処理に関 する処理を簡素化することによって高性能でかつ安価な データ転送装置を提供する。

【構成】 メモリ装置1と接続するためのBUS1と、 入出力装置3と接続するためのBUS2とに接続された データ転送装置2であって、メモリ装置1から読み出し たデータを保持しておくためのバッファと、入出力装置 1からのメモリ読み出しリクエストまたはバッファに蓄 えておいたデータの残量によってメモリ装置に読み出し リクエストを生成するリクエスト制御部と、バッファへ のデータの書き込み、バッファからのデータの読み出 し、バッファの初期化を行なうためのバッファ制御部を 備える。



# 【特許請求の範囲】

【請求項1】 記憶装置と入出力装置との間でデータ転 送を行うデータ転送方法において

上記入出力装置からの第1の要求アドレスが、前回の要 求アドレスと連続しているかどうか判定する第1のステ ップと、

上記第1のステップにおいて連続していないと判定され たときに、上記第1の要求アドレスのデータを上記記憶 装置から読み出して上記入出力装置へ転送する第2のス テップと、

上記第1のステップにおいて連続していると判定された ときに、上記第1の要求アドレスに連続したアドレスの 複数のデータを上記記憶装置から読み出してデータバッ ファに格納する第3のステップと、

上記入出力装置からの第2の要求アドレスが上記データ バッファに格納された複数のデータのアドレスと一致す るかどうか判定する第4のステップと、

上記第4のステップにおいて一致していると判定された ときに、上記データバッファから対応するデータを読み 出して上記入出力装置へ転送する第5のステップと、 上記第4のステップにおいて一致していないと判定され たときに、上記第1の要求アドレスのデータを上記記憶 装置から読み出して上記入出力装置へ転送する第6のス

テップとを備えたデータ転送方法。

【請求項2】 記憶装置と入出力装置との間でデータ転 送を行うデータ転送装置において、上記記憶装置からデ ータを読み出す読出手段と、上記読出手段により読み出 したデータを保持するデータバッファと、上記データバ ッファからデータを取り出して、上記入出力装置へ出力 する出力手段と、上記記憶装置からデータを読み出して 上記入出力装置へ転送する転送手段と、上記入出力装置 からの第1の要求アドレスが前回の要求アドレスと連続 しているかどうか判定するとともに、上記入出力装置か らの第2の要求アドレスが上記データバッファに格納さ れた複数のデータのアドレスと一致するかどうか判定す る判定器と、上記判定器によりアドレスが連続していな いと判定されたときに、上記第1の要求アドレスのデー タを上記記憶装置から読み出して上記入出力装置へ転送 するように上記転送手段を制御するとともに、上記判定 器によりアドレスが一致していないと判定されたとき に、上記第1の要求アドレスのデータを上記記憶装置か ら読み出して上記入出力装置へ転送するように上記転送 手段を制御する第1の制御部と、上記判定器によりアド レスが連続していると判定されたときに、上記第1の要 求アドレスに連続したアドレスの複数のデータを上記記 憶装置から読み出して上記データバッファに格納するよ うに上記読出手段を制御するとともに、上記判定器によ りアドレスが一致していると判定されたときに、上記デ ータバッファから対応するデータを読み出して上記入出 力装置へ出力するように上記出力手段を制御する第2の 50 を読み出す際のエラーの発生を監視する監視手段と、上

制御部とを備えたことを特徴とするデータ転送装置。

【請求項3】 記憶装置と複数の入出力装置との間でデ ータ転送を行うデータ転送装置において、上記複数の入 出力装置に対応して上記記憶装置からデータをそれぞれ 読み出す複数の読出手段と、上記複数の読出手段により 読み出したデータをそれぞれ保持する複数のデータバッ ファと、上記複数のデータバッファからデータを取り出 して、上記複数の入出力装置へそれぞれ出力する複数の 出力手段と、上記記憶装置からデータを読み出して上記 複数の入出力装置へ転送する転送手段と、上記複数の入 10 出力装置からの第1の要求アドレスが前回の要求アドレ スと連続しているかどうかそれぞれ判定するとともに、 上記複数の入出力装置からの第2の要求アドレスが上記 複数のデータバッファに格納された複数のデータのアド レスと一致するかどうかそれぞれ判定する複数の判定器 と、上記複数の判定器によりアドレスが連続していない と判定されたときに、上記第1の要求アドレスのデータ を上記記憶装置から読み出して上記複数の入出力装置へ 転送するように上記転送手段を制御するとともに、上記 20 複数の判定器によりアドレスが一致していないと判定さ れたときに、上記第1の要求アドレスのデータを上記記 憶装置から読み出して上記複数の入出力装置へ転送する ように上記転送手段を制御する複数の第1の制御部と、 上記複数の判定器によりアドレスが連続していると判定 されたときに、上記第1の要求アドレスに連続したアド レスの複数のデータを上記記憶装置から読み出して上記 複数のデータバッファにそれぞれ格納するように上記読 出手段を制御するとともに、上記複数の判定器によりア ドレスが一致していると判定されたときに、上記複数の データバッファから対応するデータを読み出して上記複 数の入出力装置へそれぞれ出力するように上記複数の出 力手段を制御する複数の第2の制御部と、上記複数の入 出力装置からの複数の要求をあらかじめ定められた優先 順位に基づき選択する選択部とを備えたことを特徴とす るデータ転送装置。

【請求項4】 上記データバッファをバイパスするよう に設けられ、上記記憶装置からデータを読み出して上記 入出力装置へデータを転送するバイバス手段を備え、上 記第2の制御部が、連続アドレスの条件が成立した後に 不連続アドレスを受けたとき、上記不連続アドレスに対 応するデータについて上記バイバス手段によりデータ転 送を行うように制御することを特徴とする請求項2また は請求項3に記載のデータ転送装置。

【請求項5】 上記読出手段が上記記憶装置からデータ を読み出す際のエラーの発生を監視する監視手段と、上 記エラーが発生したときに上記データバッファの内容を 消去する消去手段とを備えたことを特徴とする請求項2 または請求項3に記載のデータ転送装置。

【請求項6】 上記読出手段が上記記憶装置からデータ

5/5

1.1

1 100

4

ta

記エラーが発生したときにエラーデータに対応するフラグがセットされるエラーフラグレジスタとを備えたことを特徴とする請求項2または請求項3に記載のデータ転送装置。

【請求項7】 上記判定器に、前回の要求アドレスと前回のデータ転送サイズとを加算して得たアドレスと、上記入出力装置からの要求アドレスとを比較する第1の比較器と、上記入出力装置からの今回のデータ転送サイズとあらかじめ定められた最大転送サイズとを比較する第2の比較器と、上記第1の比較器が一致を出力し、かつ、上記第2の比較器が上記今回のデータ転送サイズが上記最大転送サイズ以内であることを出力するときに、上記要求アドレスが連続していると判定する論理回路とを備えたことを特徴とする請求項2ないし請求項6いずれかに記載のデータ転送装置。

【請求項8】 上記判定器に、上記前回のデータ転送サイズが上記最大転送サイズに一致するときにフラグがセットされるフラグレジスタを備え、上記論理回路を、上記第1の比較器が一致を出力し、上記第2の比較器が上記今回のデータ転送サイズが上記最大転送サイズ以内で 20あることを出力し、かつ、上記フラグレジスタがセットされているときに、上記要求アドレスが連続していると判定する論理回路とを備えたことを特徴とする請求項7記載のデータ転送装置。

【請求項9】 上記論理回路を、上記第2の比較器が上記今回のデータ転送サイズが上記最大転送サイズに一致していると出力するときに、上記要求アドレスが連続していると判定するように構成したことを特徴とする請求項7記載のデータ転送装置。

# 【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は、異なるバス間でデータ転送を効率のよく行なうデータ転送方法及びデータ転送装置に関するものである。

[0002]

【従来の技術】コンピュータシステムの構成は、図14に示すようなものである。すなわち、このコンピュータシステムの構成100のように、通常CPUと呼ばれる中央演算処理装置と、メモリ装置と、そして、入出力装置とから構成されている。中央演算処理装置とメモリ装置の間は比較的高速なシステムバス(SYSTEM BUS)で接続されており、メモリ装置と入出力装置の間は比較的低速なバス(BUS)2で接続されている。入出力装置1は、比較的低速なアクセスタイムを持つが大容量である磁気ディスク等の外部記憶装置であり、メモリ装置は比較的高速なアクセスタイムを持つが小容量であるDRAM等のメモリである。

【0003】通常、アプリケーションプログラム等を実図は入出力装置からメモリ装置に対してデータフェッチ行する場合は、はじめに入出力装置 1 にプログラムを格処理のみしか記述していない。)を示す。 1 はメモリ装納しておき、プログラム実行時にはバス2を介してメモ 50 置、3 は入出力装置、1 1 0 はバスブリッジで構成され

リ装置にロードする。そしてロードされたプログラムは、システムバスを介して中央演算処理装置によって実行される。このようなシーケンスを実行することによって、大容量のプログラムを高速に実行している。

【0004】近年では、システム構成が複雑になってきたり、入出力装置側からの様々な要求があることから、メモリ装置と入出力装置間で異なる仕様のバスを接続するような場合が出てきた。そのような場合は、図14の101に示すように、メモリ装置と入出力装置2間をバス接続装置を介して接続しなければならない。例えば、より高速なデータ転送を実行しようという要求から、バス2よりも高速なバス1を導入するため、低速なバス3を持つ入出力装置2をバス1と接続するためにはバス接続装置を介する必要が出てくる。

【0005】また、独特なインターフェイスであるバス3を持つ入出力装置2をバス1に接続するために、バス接続装置を介す必要が出てくる場合もある。また入出力装置から中央演算処理装置を介さずに、直接メモリ装置にアクセスする手法すなわちDMA(ダイナミック・メモリ・アクセス)手法を用いるために、その制御を司るバス接続装置を介して入出力装置を接続する場合もある。

【0006】通常、図14の101のような構成の場合 バス接続装置としては、バスブリッジDMAデータ転送 装置を用いる場合が多い。バスブリッジDMAデータ転 送装置については、後に、図15~図16に基づき説明 するが、バスブリッジの場合は、バス1とバス3がほぼ 同程度の転送速度(単位時間に転送されるデータ量)を 持っており、バス1のデータ転送内容をほぼ透過的にバ 30 ス3に伝えること目的にしている。そのため、バスブリッジの回路構成は比較的単純であり、データ転送制御に 関して複雑な処理はほとんど行なっていない。

【0007】一方、DMA転送制御については、後に、図17~図19に基づき説明するが、DMA転送制御の場合は、バス1の転送速度がバス3の転送速度よりもかなり高速な場合に用いられる場合が多い。すなわち、DMA転送装置に入出力装置からのバス3を介してリクエストされるデータをリードしてくる処理を制御させる方が、バス1の空いている時に高速にデータリードが可能となる。しかしその場合は、特開平5-334232号公報記載のDMA転送制御装置について説明されているように、アドレスカウント以外に総データ転送数を知るためのサイズカウンタを内蔵する必要があり、制御が複雑になる可能性がある。

【0008】まず、バスブリッジDMAデータ転送装置について、図15~図16に基づき説明する。図15に、バスブリッジの場合の回路構成図(但し、回路構成図は入出力装置からメモリ装置に対してデータフェッチ処理のみしか記述していない。)を示す。 1 はメモリ装置 3 は入出力装置 110はバスブリッジで構成され

るバス接続装置である。メモリ装置とバス接続装置はバ ス1で接続されており、入出力装置とバス接続装置はバ ス3で接続されている。

【0009】次に、入出力装置3とバス接続装置110 間のインターフェイス信号について説明する。alはア ドレスバス、cmlはリード/ライト等を指定するコマ ンド制御信号線、rlはリクエスト信号線、g2はアク ノリッジ信号線、dc2はデータコンプリート信号線、 d I 1はデータ信号線である。

間のインターフェイス信号について説明する。a2はア ドレス信号線、r2はリクエスト信号線、g1はアクノ リッジ信号線、d c l はデータコンプリート信号線、d 10はデータバスである。

【0011】また、バス接続装置110内部の信号 c 1, c2, c50, c51は、データフェッチを制御す るための信号線である。バス接続装置110内部におい て、10はアドレス出力トライステートバッファ、11 はアドレスレジスタ、12はデータ転送制御部、14は データレジスタ、15はデータ出力トライステートバッ 20 ファである。

【0012】次に、図15に示すバス接続装置110の 動作について、図16のタイミングチャートを用いて、 入出力装置3からのメモリ装置1に対するデータフェッ チ処理に即して説明する。まず入出力装置3からバス接 続装置1に対してデータフェッチのためのリクエスト信 号「1が出力される。バス接続装置110は、リクエス トを受けとると他の入出力装置とデータの転送を行なっ ていなければ、入出力装置3に対してアクノリッジ信号 3のバス権(バス3を用いてバス接続装置との間で自由 にデータの送受を行なうことができるための権利)を獲 得したことになる。

【0013】バス権の獲得に同期して、入出力装置3は リクエストアドレス a 1 とコマンド制御信号 c m 1 をバ ス接続装置110に出力する。バス接続装置110で は、データ転送制御部12から、制御信号 c 2を出力し て、アドレスa 1をアドレスレジスタ 1 1 に取り込ん で、データフェッチリクエストr2をメモリ装置1に対 して出力する。メモリ装置1でこのリクエストを受け付 40 d2を介して入出力装置3に出力する。 ければ、バス接続装置に対してアクノリッジ信号glを 出力する。との時点でバス3の時と同様に、バス接続装 置はバス1のバス権を獲得したことになる。

【0014】アクノリッジ信号に同期して、バス接続装 置110では、制御信号clによってアドレス出力トラ イステートバッファ10より、リクエストアドレスa2 をメモリ装置1に対して出力する。メモリ装置1では、 そのアドレスa2に対応した、フェッチ対象のデータを データコンプリート信号線dclと共にデータバスdl

リート信号線がアサートされたタイミングで、制御信号 c50によりそのデータをデータレジスタに取り込む。 そして制御信号c51によりデータ出力トライステート バッファから、データコンプリート信号線dc2と共に データバスdllによりデータを出力する。. データはバ ス3を介して、入出力装置3に入力される。入出力装置 3は、データコンプリート信号線 d c 2がアサートされ たタイミングで、データを取り込む。

【0015】以上の動作を、図16に示すバス接続装置 【0010】次に、メモリ装置1とバス接続装置110 10 によるデータフェッチ処理のタイミングチャートに基づ き、さらに詳細に説明する。このタイミングチャート は、図15の動作説明の箇所で述べた各種信号線の動作 を時系列的に示したものである。このタイミングチャー トは、バス1とバス3のデータ転送サイズ (データバス のビット数)が同じ(すなわち固定長のデータ転送サイ ズ)で、しかもバス1とバス3とバス接続装置が同一ク ロック信号CLKに同期して動作していることを前提に している。X1~X12は、それぞれのクロックサイク ルを示している。

> 【0016】まず入出力装置3から、X1に同期してリ クエスト信号 r 1 が出力され、そのリクエストに対して X1内にバス接続装置からアクノリッジg2が返され る。入出力装置3はアクノリッジg2を受け付けると、 バス接続装置110に対してリクエストアドレスA1を alを介して出力する。バス接続装置110は、X2で リクエストアドレスをアドレスレジスタに取り込むと、 リクエストr2をX3に同期してメモリ装置1に対して 出力する。

【0017】メモリ装置1は、X3中にアクノリッジ信 g2を出力する。この時点で、入出力装置110はバス30号81をバス接続装置110に対して出力する。バス接 続装置110は、アクノリッジ信号g1を受け付ける と、リクエストアドレスA1をa2を介して出力する。 メモリ装置1は、そのアドレスA1をX4中に受け付け ると、デコードしてそのアドレスに対するデータD1を データコンプリート信号dc1と共にバス接続装置に出 力する。バス接続装置110は、データコンプリート信 号d c l がアサートされた X 5 のタイミングでデータ D 1をdl0を介してデータレジスタに取り込むととも に、データコンプリート信号dc2と共にデータD1を

【0018】入出力装置3は、データコンプリート信号 dc2がアサートされたタイミングX6でデータを取り 込む。そしてX7のタイミングで次にリクエスト信号R 2を出力する。リクエスト信号R2に対する処理は、リ クエスト信号RIに対するデータフェッチシーケンス同 じ処理でデータのフェッチが実行される。すなわちR I のリクエストに対して、6クロックサイクルかかってい るので、R2のリクエストに対しても同様に6クロック サイクルかかることになる。これらのデータフェッチ処 0に出力する。バス接続装置110では、データコンプ 50 理は、最短の場合について示したが、実際は、X1やX

3中において、バス権を獲得するまでの間の処理にクロック数を費やすことがある。

【0019】次に、DMA転送制御について、図17~図19に基づき説明する接続装置がDMA制御装置である場合の構成図を、図17に示す。図17は、図15と同様に、入出力装置3からメモリ装置1に対してなされるデータフェッチ処理のみしか示していない。

【0020】1はメモリ装置、3は入出力装置、111はDMA制御を行なうバス接続装置である。メモリ装置1とバス接続装置111はバス1で接続されており、入 10出力装置3とバス接続装置111はバス3で接続されて

【0021】次に、入出力装置3とバス接続装置111間のインターフェイス信号について説明する。a1はアドレス信号線、cm1はリード/ライト等を指定するコマンド制御信号線、r1はリクエスト信号線、g2はアクノリッジ信号線、dc2はデータコンプリート信号線、d2はデータ信号線である。

[0022] 次にメモリ装置1とバス接続装置111間のインターフェイス信号について説明する。 a 2 はアドレス信号線、r 3 はブリフェッチリクエスト信号線、g 1 はアクノリッジ信号線、d c 1 はデータコンプリート信号線、d 1 はデータ信号線である。c 1, c 2, c 5 2, c 5 3, c 5 4, c 5 5, c 5 6, c 5 7 は、データフェッチを制御するための制御信号線である。

【0023】10はアドレス出力トライステートバッファ、16はリクエストアドレス生成部、19はデータ転送制御部、14は転送バッファ、15はデータ出力トライステートバッファ、13はデータ転送バッファ制御部、20はデータ転送量制御部である。

【0024】次に、図17に示すバス接続装置111の動作を、入出力装置3からのメモリ装置1に対するデータフェッチ処理に即して説明する。まず入出力装置3からバス接続装置111に対してデータフェッチのためのリクエスト信号r1が出力される。バス接続装置111は、リクエストを受けとると他の入出力装置とデータの転送を行なっていなければ、入出力装置3に対してアクノリッジ信号g2を出力する。この時点で、入出力装置3はバス3のバス権を獲得したことになる。

【0025】バス権の獲得に同期して、入出力装置3はリクエストアドレスalとコマンド制御信号線cmlをバス接続装置111に出力する。バス接続装置111では、データ転送制御部19から、制御信号c2を出力して、アドレスalをアドレスレジスタ11に取り込んで、データプリフェッチリクエストr3をメモリ装置1に対して出力する。メモリ装置1はこのリクエストを受け付ければ、バス接続装置に対してアクノリッジ信号g1を出力する。この時点でバス3の時と同様に、バス接続装置111はバス1のバス権を獲得したことになる。

置111は、制御信号c1によってアドレス出力トライステートバッファより、リクエストアドレス a2をメモリ装置1に対して出力する。メモリ装置1は、そのアドレス a2に対応した、フェッチ対象のデータをデータコンプリート信号線dc1と共にデータバスd1に出力する。バス接続装置111は、データコンプリート信号線がアサートされたタイミングで、制御信号c56によりそのデータをデータ転送バッファに取り込む。そして制御信号c57によりデータ出力トライステートバッファから、データコンプリート信号線dc2と共にデータバスd11によりデータを出力する。テータはバス3を介して、入出力装置3に入力される。入出力装置3は、データコンプリート信号線dc2がアサートされたタイミ

【0027】図18に、図17に示すデータ転送バッファ14及びデータ転送バッファ制御部13そしてデータ転送量制御部20の詳細な回路構成図を示す。14はデータ転送バッファであり、データバスd1と同一のバス幅であるレジスタRG100~RG115の16本で構成されている。15はデータ出力トライステートバッファである。30は16本のデータバッファ内のレジスタに1対1対応した、レジスタ内のデータが有効であることを示す有効フラグレジスタである。31は、プリフェッチリクエストr3を生成するための制御部である。23は入力ポインタ部、33は出力ポインタ部である。

ングで、データを取り込む。

【0028】入力ポインタは、入力ポインタレジスタinpp(この場合は、レジスタ数が16本なので4ビットで構成される。)とインクリメンタinclとデコーダdeclで構成されている。同様に出力ポインタも出力ポインタレジスタoutpとインクリメンタinc2とデコーダdec2で構成されている。入力ポインタは、次のデータをデータ転送バッファ内に取り込むレジスタを示しており、出力ポインタは次に出力するデータレジスタを示している。RG1はデータ転送量を保持するためのレジスタ、RG2は入出力装置から来ると予想される次のリクエストアドレスである。DECはデクリメンタ、INCはインクリメンタ、cmpl,cmp2は比較器である。

【0029】図17に示すDMA制御部では、データフェッチのデータ転送幅は固定の場合について示しているため、DECとINCを用いて常に固定のデータ転送幅をデクリメント、インクリメントしている。

【0030】次に、図18に示した回路構成図の動作について説明する。との回路を用いて以下の4点の動作について説明する。

- (1) データ転送長によるデータ転送量制御処理
- (2) データがデータバッファに入力される処理
- (3) データがデータバッファから出力される処理
- (4) プリフェッチリクエストが生成される処理
- 【0031】(1)の場合の処理は、データ転送処理が

【0026】アクノリッジ信号に同期して、バス接続装 50

14.

5°

Hop.

26

 $-\tilde{t}^*$ 

実行される前に行なわれる。すなわちDMA制御による データ転送の場合、メモリ装置1から入出力装置3に対 して、どのアドレスからどれだけのデータ転送を行なう かという指示をデータで渡す。その時にバス接続装置」 11は、データバスd1上のデータ転送長をデータ転送 量を制御するためのレジスタRG1に取り込む。そし て、その後、入出力装置3からのリクエストによりデー タ転送が開始され、データコンプリート信号 d c 2 がア サートされる毎に、固定のデータ転送サイズ分だけをデ クリメンダDECで減算した値をレジスタRG1に取り 10 込む。そしてRG1の値が0になったことを比較器cm plが検出し、プリフェッチのリクエストをストップす る。

【0032】(2)の場合、まずメモリ装置1からデー タコンプリート信号dc2とデータdlがバス接続装置 111に出力される。データ転送バッファでは、入力ボ インタの指し示しているレジスタRG11にd1よりデ ータが取り込まれると共にそのレジスタに対応した有効 フラグレジスタに1がセットされる。そして入力ポイン メントされた値を入力ポインタレジスタに取り込む。ま た、データ転送量が事前に取り込まれていたレジスタR G1では、データコンプリート信号dc2によりデータ 転送サイズ分だけ減算された値が取り込まれる。

【0033】(3)の場合、まず入出力装置3からリク エストアドレスalが入力される。すると、事前に前回 のリクエストアドレスとデータ転送サイズを加算して取 り込んでいたレジスタRG2の値とalを比較器cmp 2により比較して、一致すれば、データ出力トライステ れているレジスタRG102のデータをデータバスd2 に出力すると共に、そのレジスタRG102に対応した 有効フラグレジスタに0をセットする。そして、出力ポ インタは出力ポインタレジスタoutpにインクリメン トした値を取り込む。レジスタRG2には、今回のリク エストアドレスにデータ転送サイズを加算した値を取り 込んでおく。

【0034】(4)の場合、データ転送量が0になると 比較器cmplの値がアサートされ、それにともなって た、データバッファでは、出力ポインタが指しているレ ジスタRG102から、入力ポインタが指しているレジ スタRG111まで有効なデータが入っていることを示 している。たまたま出力ボインタが入力ボインタの指し ている値マイナス1を指した場合、レジスタの有効フラ グレジスタに全て1がセットされた状態となり、これ以 上データ転送バッファにデータを入力することができな い。その場合プリフェッチリクエストr3は、ディアサ ートされる。

よるデータフェッチ処理のタイミングチャートを図19 に示す。タイミングチャートでは、図17の動作説明の 箇所で述べた各種信号線の動作を時系列的に示したもの である。とのタイミングチャートは、バス1とバス3の データ転送幅(データバスのビット数)が同じで、しか もバス1とバス3とバス接続装置が同一クロック信号C LKに同期して動作していることを前提にしている。X 1~X7は、それぞれのクロックサイクルを示してい る。

【0036】まず入出力装置3から、X1に同期してリ クエスト信号R3が出力され、そのリクエストに対して X1内にバス接続装置111からアクノリッジg2が返 される。入出力装置3はアクノリッジg2を受け付ける と、バス接続装置111に対してリクエストアドレスA 3をa1を介して出力する。バス接続装置111では、 X2でリクエストアドレスをアドレスレジスタに取り込 むと、リクエストr2をX3に同期してメモリ装置1に 対して出力する。

【0037】メモリ装置1は、X3中にアクノリッジ信 タは、データコンプリート信号dc2により、インクリ 20 号glをバス接続装置111に対して出力する。バス接 続装置111は、アクノリッジ信号g 1を受け付ける と、リクエストアドレスA3をa2を介して出力する。 メモリ装置1は、そのアドレスA3をX4中に受け付け ると、デコードしてそのアドレスに対するデータD3を データコンプリート信号dclと共にバス接続装置に出 力する。

【0038】バス接続装置111は、データコンプリー ト信号 d c 1 がアサートされた X 5 のタイミングでデー タD3をd2を介してデータ転送バッファに取り込む。 ートバッファをイネーブルにして、出力ポインタに示さ 30 データ転送バッファ部は、1回のデータ転送幅のレジス タ数個で構成されており、データ転送バッファ制御部 1 3からの制御信号c56で指示されるレジスタにデータ D3を取り込む。データD3を取り込んだ後は、制御信 号c56は、次のデータを取り込むための空のレジスタ を指し示す。データ転送制御部19では、データD3を 取り込んだX5で、プリフェッチリクエストr3をA3 に連続する次のプリフェッチリクエストアドレスA4と 共にメモリ装置に出力する。

【0039】メモリ装置1は、そのリクエストアドレス プリフェッチリクエストr3がディアサートされる。ま 40 A4に対するデータD4とデータコンプリート信号dc 1をバス接続装置に対して出力する。バス接続装置 1-1 Iは、データ転送バッファ内の制御信号c56で指し示 すレジスタにデータD4を取り込む。このような一連の プリフェッチ処理を繰り返しながら、データ転送がスト ップされる条件が成立するまで、このプリフェッチ処理 は続けられる。

【0040】そして、バス接続装置111は、データD 3をデータ転送バッファに取り込んだ後に、データコン プリート信号dc2と共にデータD3をd2を介して入 【0035】次に、図17に示すバス接続装置111に 50 出力装置に出力する。入出力装置3は、データコンプリ

25

ート信号 d c 2 がアサートされたタイミングX 6 でデータを取り込む。そしてX 7 のタイミングで次にリクエスト信号 r 4 とリクエストアドレスA 4 を出力する。

11

【0041】バス接続装置111は、アドレスコンペア 処理を行なってアドレスが一致すれば、そのアドレスに 対するデータD4をデータコンフリート信号 d c 2 と共 に、入出力装置に出力する。前述したようにリクエスト R4に対するデータD4は、既にデータ転送バッファ1 4に取り込まれているので、X7で出力されたリクエストR4に対して、2クロック後のX9でデータD4が入 10 出力装置に転送されてくることになる。

【0042】とのように、リクエスト信号R2に対する処理は、データ転送バッファを用いた回路では、リクエスト信号R1に対するデータフェッチシーケンスよりも4クロックも短縮されて実行されたととになる。これのデータフェッチ処理は、最短の場合について示したが、実際は、X1やX3中にバス権を獲得するまでに数クロックサイクルを費やすととになる。

# [0043]

【発明が解決しようとする課題】以上のように、異なるバス間でデータ転送を行なう場合、バス接続装置では制御回路構成が簡単であるがデータ転送に時間がかかるし、DMA制御装置では高速なデータ転送が可能であるがそのデータ転送に複雑な制御回路が必要であるという問題があった。

【0044】本発明は上記のような問題点を解決するためになされたもので、バスブリッジとDMA転送制御装置との中間に位置し、DMA制御装置よりもより単純な制御により、バス接続装置よりも効率的にデータ転送を行なうことができるデータ転送装置及びデータ転送方法 30を提供することを目的としたものである。

## [0045]

【課題を解決するための手段】請求項1に係るデータ転 送方法は、上記入出力装置からの第1の要求アドレス が、前回の要求アドレスと連続しているかどうか判定す る第1のステップと、上記第1のステップにおいて連続 していないと判定されたときに、上記第1の要求アドレ スのデータを上記記憶装置から読み出して上記入出力装 置へ転送する第2のステップと、上記第1のステップに おいて連続していると判定されたときに、上記第1の要 40 求アドレスに連続したアドレスの複数のデータを上記記 **憶装置から読み出してデータバッファに格納する第3の** ステップと、上記入出力装置からの第2の要求アドレス が上記データバッファに格納された複数のデータのアド レスと一致するかどうか判定する第4のステップと、上 記第4のステップにおいて一致していると判定されたと きに、上記データバッファから対応するデータを読み出 して上記入出力装置へ転送する第5のステップと、上記 第4のステップにおいて一致していないと判定されたと きに、上記第1の要求アドレスのデータを上記記憶装置 50

から読み出して上記入出力装置へ転送する第6のステップとを備えたものである。

12

【0046】請求項2に係るデータ転送装置は、上記記 憶装置からデータを読み出す読出手段と、上記読出手段 により読み出したデータを保持するデータバッファと、 上記データバッファからデータを取り出して、上記入出 力装置へ出力する出力手段と、上記記憶装置からデータ を読み出して上記入出力装置へ転送する転送手段と、上 記入出力装置からの第1の要求アドレスが前回の要求ア ドレスと連続しているかどうか判定するとともに、上記 入出力装置からの第2の要求アドレスが上記データバッ ファに格納された複数のデータのアドレスと一致するか どうか判定する判定器と、上記判定器によりアドレスが 連続していないと判定されたときに、上記第1の要求ア ドレスのデータを上記記憶装置から読み出して上記入出 力装置へ転送するように上記転送手段を制御するととも に、上記判定器によりアドレスが一致していないと判定 されたときに、上記第1の要求アドレスのデータを上記 記憶装置から読み出して上記入出力装置へ転送するよう に上記転送手段を制御する第1の制御部と、上記判定器 によりアドレスが連続していると判定されたときに、上 記第1の要求アドレスに連続したアドレスの複数のデー タを上記記憶装置から読み出して上記データバッファに 格納するように上記読出手段を制御するとともに、上記 判定器によりアドレスが一致していると判定されたとき に、上記データバッファから対応するデータを読み出し て上記入出力装置へ出力するように上記出力手段を制御 する第2の制御部とを備えたものである。

【0047】請求項3に係るデータ転送装置は、上記複 数の入出力装置に対応して上記記憶装置からデータをそ れぞれ読み出す複数の読出手段と、上記複数の読出手段 により読み出したデータをそれぞれ保持する複数のデー タバッファと、上記複数のデータバッファからデータを 取り出して、上記複数の入出力装置へそれぞれ出力する 複数の出力手段と、上記記憶装置からデータを読み出し て上記複数の入出力装置へ転送する転送手段と、上記複 数の入出力装置からの第1の要求アドレスが前回の要求 アドレスと連続しているかどうかそれぞれ判定するとと もに、上記複数の入出力装置からの第2の要求アドレス が上記複数のデータバッファに格納された複数のデータ のアドレスと一致するかどうかそれぞれ判定する複数の 判定器と、上記複数の判定器によりアドレスが連続して いないと判定されたときに、上記第1の要求アドレスの データを上記記憶装置から読み出して上記複数の入出力 装置へ転送するように上記転送手段を制御するととも に、上記複数の判定器によりアドレスが一致していない と判定されたときに、上記第1の要求アドレスのデータ を上記記憶装置から読み出して上記複数の入出力装置へ 転送するように上記転送手段を制御する複数の第1の制 御部と、上記複数の判定器によりアドレスが連続してい

ると判定されたときに、上記第1の要求アドレスに連続したアドレスの複数のデータを上記記憶装置から読み出して上記複数のデータバッファにそれぞれ格納するように上記読出手段を制御するとともに、上記複数の判定器によりアドレスが一致していると判定されたときに、上記複数のデータバッファから対応するデータを読み出して上記複数の入出力装置へそれぞれ出力するように上記複数の出力手段を制御する複数の第2の制御部と、上記複数の入出力装置からの複数の要求をあらかじめ定められた優先順位に基づき選択する選択部とを備えたものである。

【0048】請求項4に係るデータ転送装置は、上記データバッファをバイパスするように設けられ、上記記憶装置からデータを読み出して上記入出力装置へデータを転送するバイパス手段を備え、上記第2の制御部が、連続アドレスの条件が成立した後に不連続アドレスを受けたとき、上記不連続アドレスに対応するデータについて上記バイパス手段によりデータ転送を行うように制御するものである。

【0049】請求項5に係るデータ転送装置は、上記読 20 出手段が上記記憶装置からデータを読み出す際のエラーの発生を監視する監視手段と、上記エラーが発生したときに上記データバッファの内容を消去する消去手段とを備えたものである。

【0050】請求項6に係るデータ転送装置は、上記読出手段が上記記憶装置からデータを読み出す際のエラーの発生を監視する監視手段と、上記エラーが発生したときにエラーデータに対応するフラグがセットされるエラーフラグレジスタとを備えたものである。

【0051】請求項7に係るデータ転送装置は、上記判定器に、前回の要求アドレスと前回のデータ転送サイズとを加算して得たアドレスと、上記入出力装置からの要求アドレスとを比較する第1の比較器と、上記入出力装置からの今回のデータ転送サイズとあらかじめ定められた最大転送サイズとを比較する第2の比較器と、上記第1の比較器が一致を出力し、かつ、上記第2の比較器が上記今回のデータ転送サイズが上記最大転送サイズ以内であることを出力するときに、上記要求アドレスが連続していると判定する論理回路とを備えたものである。

【0052】請求項8に係るデータ転送装置は、上記判定器に、上記前回のデータ転送サイズが上記最大転送サイズに一致するときにフラグがセットされるフラグレジスタを備え、上記論理回路を、上記第1の比較器が一致を出力し、上記第2の比較器が上記今回のデータ転送サイズが上記最大転送サイズ以内であることを出力し、かつ、上記フラグレジスタがセットされているときに、上記要求アドレスが連続していると判定する論理回路とを備えたものである。

【0053】請求項9に係るデータ転送装置は、上記論 理回路を、上記第2の比較器が上記今回のデータ転送サ 50 イズが上記最大転送サイズに一致していると出力すると きに、上記要求アドレスが連続していると判定するよう に構成したものである。

[0054]

【作用】請求項1の発明においては、第1のステップで 上記入出力装置からの第1の要求アドレスが、前回の要 求アドレスと連続しているかどうか判定し、第2のステ ップで上記第1のステップにおいて連続していないと判 定されたときに、上記第1の要求アドレスのデータを上 記記憶装置から読み出して上記入出力装置へ転送し、第 3のステップで上記第1のステップにおいて連続してい ると判定されたときに、上記第1の要求アドレスに連続 したアドレスの複数のデータを上記記憶装置から読み出 してデータバッファに格納し、第4のステップで上記入 出力装置からの第2の要求アドレスが上記データバッフ ァに格納された複数のデータのアドレスと一致するかど うか判定し、第5のステップで上記第4のステップにお いて一致していると判定されたときに、上記データバッ ファから対応するデータを読み出して上記入出力装置へ 転送し、第6のステップで上記第4のステップにおいて 一致していないと判定されたときに、上記第1の要求ア ドレスのデータを上記記憶装置から読み出して上記入出 力装置へ転送する。

【0055】請求項2の発明においては、読出手段が上 記記憶装置からデータを読み出し、データバッファが上 記読出手段により読み出したデータを保持し、出力手段 が上記データバッファからデータを取り出して、上記入 出力装置へ出力し、転送手段が上記記憶装置からデータ を読み出して上記入出力装置へ転送し、判定器が、上記 入出力装置からの第1の要求アドレスが前回の要求アド レスと連続しているかどうか判定するとともに、上記入 出力装置からの第2の要求アドレスが上記データバッフ ァに格納された複数のデータのアドレスと一致するかど うか判定し、第1の制御部が、上記判定器によりアドレ スが連続していないと判定されたときに、上記第1の要 求アドレスのデータを上記記憶装置から読み出して上記 入出力装置へ転送するように上記転送手段を制御すると ともに、上記判定器によりアドレスが一致していないと 判定されたときに、上記第1の要求アドレスのデータを 上記記憶装置から読み出して上記入出力装置へ転送する ように上記転送手段を制御し、第2の制御部が、上記判 定器によりアドレスが連続していると判定されたとき に、上記第1の要求アドレスに連続したアドレスの複数 のデータを上記記憶装置から読み出して上記データバッ ファに格納するように上記読出手段を制御するととも に、上記判定器によりアドレスが一致していると判定さ れたときに、上記データバックァから対応するデータを 読み出して上記入出力装置へ出力するように上記出力手 段を制御する。

50 【0056】請求項3の発明においては、複数の読出手

段が上記複数の入出力装置に対応して上記記憶装置から データをそれぞれ読み出し、複数のデータバッファが上 記複数の読出手段により読み出したデータをそれぞれ保 持し、複数の出力手段が上記複数のデータバッファから データを取り出して、上記複数の入出力装置へそれぞれ 出力し、転送手段が上記記憶装置からデータを読み出し て上記複数の入出力装置へ転送し、複数の判定器が、上 記複数の入出力装置からの第1の要求アドレスが前回の 要求アドレスと連続しているかどうかそれぞれ判定する とともに、上記複数の入出力装置からの第2の要求アド レスが上記複数のデータバッファに格納された複数のデ ータのアドレスと一致するかどうかそれぞれ判定し、複 数の第1の制御部が、上記複数の判定器によりアドレス が連続していないと判定されたときに、上記第1の要求 アドレスのデータを上記記憶装置から読み出して上記複 数の入出力装置へ転送するように上記転送手段を制御す るとともに、上記複数の判定器によりアドレスが一致し ていないと判定されたときに、上記第1の要求アドレス のデータを上記記憶装置から読み出して上記複数の入出 力装置へ転送するように上記転送手段を制御し、複数の 20 第2の制御部が、上記複数の判定器によりアドレスが連 続していると判定されたときに、上記第1の要求アドレ スに連続したアドレスの複数のデータを上記記憶装置か ら読み出して上記複数のデータバッファにそれぞれ格納 するように上記読出手段を制御するとともに、上記複数 の判定器によりアドレスが一致していると判定されたと きに、上記複数のデータバッファから対応するデータを 読み出して上記複数の入出力装置へそれぞれ出力するよ うに上記複数の出力手段を制御し、選択部が上記複数の 入出力装置からの複数の要求をあらかじめ定められた優 先順位に基づき 選択する。

【0057】請求項4の発明においては、上記データバ ッファをバイバスするように設けられたバイバス手段 が、上記記憶装置からデータを読み出して上記入出力装 置へデータを転送し、上記第2の制御部が、連続アドレ スの条件が成立した後に不連続アドレスを受けたとき、 上記不連続アドレスに対応するデータについて上記バイ バス手段によりデータ転送を行うように制御する。

【0058】請求項5の発明においては、監視手段が、 上記読出手段が上記記憶装置からデータを読み出す際の エラーの発生を監視し、消去手段が、上記エラーが発生 したときに上記データバッファの内容を消去する。

【0059】請求項6の発明においては、監視手段が、 上記読出手段が上記記憶装置からデータを読み出す際の エラーの発生を監視し、エラーフラグレジスタが、上記 エラーが発生したときにエラーデータに対応するフラグ をセットする。

【0060】請求項7の発明においては、上記判定器の 第1の比較器が、前回の要求アドレスと前回のデータ転 送サイズとを加算して得たアドレスと、上記入出力装置 50 ンターフェイス信号について説明する。alはアドレス

からの要求アドレスとを比較し、第2の比較器が、上記 入出力装置からの今回のデータ転送サイズとあらかじめ 定められた最大転送サイズとを比較し、論理回路が、上 記第1の比較器が一致を出力し、かつ、上記第2の比較 器が上記今回のデータ転送サイズが上記最大転送サイズ 以内であることを出力するときに、上記要求アドレスが 連続していると判定する。

【0061】請求項8の発明においては、上記判定器の フラグレジスタが、上記前回のデータ転送サイズが上記 最大転送サイズに一致するときにフラグをセットし、上 記論理回路が、上記第1の比較器が一致を出力し、上記 第2の比較器が上記今回のデータ転送サイズが上記最大 転送サイズ以内であることを出力し、かつ、上記フラグ レジスタがセットされているときに、上記要求アドレス が連続していると判定する。

【0062】請求項9の発明においては、上記論理回路 が、上記第2の比較器が上記今回のデータ転送サイズが 上記最大転送サイズに一致していると出力するときに、 上記要求アドレスが連続していると判定する。

[0063]

# 【実施例】

実施例1. との発明は、接続装置を介して入出力装置か らメモリ装置を直接アクセスし、データをリードしてく る処理(以下、データフェッチ処理と呼ぶ。) に関する ものであり、効率のよいデータ転送を可能とするバス接 続装置を提供することを目的とする。

【0064】この発明は、以下の手順でデータの転送が 行なわれる。

- (1)入出力装置から、リクエスト、アドレス、各種制 御信号が、バス接続装置に転送される。
- (2) バス接続装置から、リクエスト、アドレス、各種 制御信号が、メモリ装置に転送される。
- (3) メモリ装置から、フェッチ対象のデータが、バス 接続装置に転送される。
- (4) バス接続装置から、フェッチ対象のデータが、入 出力装置に転送される。

【0065】また、その時のリクエスト出力から、その データのフェッチまでの経路以下の通りである。

入出力装置->バス2->バス接続装置->バス1-> メモリ装置

【0066】次に、この実施例1のバス接続装置を、図 1について説明する。なお、従来例と同様に、回路構成 図は入出力装置からメモリ装置に対してデータフェッチ 処理のみしか記述していない。図1において、1はメモ リ装置、3は入出力装置、2は本発明のバス接続装置で ある。メモリ装置とバス接続装置はバストで接続されて おり、入出力装置とバス接続装置はバス3で接続されて いる。

【0067】次に入出力装置3とバス接続装置2間のイ

. . 50

 $b_{A}^{\lambda}$ 

44

101

データを取り込む。

信号線、cmlはリード/ライト等を指定するコマンド 制御信号線、rlはリクエスト信号線、g2はアクノリ ッジ信号線、dc2はデータコンプリート信号線、d2 はデータ信号線である。

【0068】次にメモリ装置1とバス接続装置2間のイ ンターフェイス信号について説明する。a2はアドレス 信号線、F4はプリフェッチリクエスト信号線、81は アクノリッジ信号線、dclはデータコンプリート信号 線、dlはデータ信号線である。cl、c2、c4、c 5, c6, c7は、データフェッチを制御するための制 10 御信号線である。

【0069】また、バス接続装置2において、10はア ドレス出力トライステートバッファ、16はリクエスト アドレス生成部、21はデータ転送制御部、14はデー タ転送バッファ、15はデータ出力トライステートバッ ファ、13はデータ転送バッファ制御部である。図1の バス接続装置2は、図17に示すDMA制御を行なうバ ス接続装置と同様に、データ転送バッファ14を備えて おり、データのプリフェッチが可能である。しかし、図 部20を備えない。そして、アドレス信号線alがデー タ転送制御部21に入力されている。

【0070】次に、図1に示すバス接続装置2の動作 を、入出力装置3からのメモリ装置1に対するデータフ ェッチ処理に即して説明する。まず入出力装置3からバ ス接続装置2に対してデータフェッチのためのリクエス ト信号 r 1 が出力される。バス接続装置 2 は、リクエス トを受けとると他の入出力装置とデータの転送を行なっ ていなければ、入出力装置に対してアクノリッジ信号& 2を出力する。との時点で、入出力装置2はバス3のバ 30 ス権を獲得したことになる。

【0071】バス権の獲得に同期して、入出力装置3は リクエストアドレスalとコマンド制御信号線cmlを バス接続装置2に出力する。バス接続装置2は、データ 転送制御部19から、制御信号c2を出力して、アドレ スalをアドレスレジスタ11に取り込んで、データブ リフェッチリクエスト r 3 をメモリ装置 1 に対して出力 する。メモリ装置1がこのリクエストを受け付ければ、 バス接続装置2に対してアクノリッジ信号g1を出力す る。この時点でバス3の時と同様に、バス接続装置2は 40 バス1のバス権を獲得したことになる。

【0072】アクノリッジ信号に同期して、バス接続装 置2は、制御信号c1によってアドレス出力トライステ ートバッファより、リクエストアドレスa2をメモリ装 置に対して出力する。メモリ装置1は、そのアドレスa 2に対応した、フェッチ対象のデータをデータコンプリ ート信号線dclと共にデータバスdlに出力する。デ ータ転送バッファ制御部13は、データコンプリート信 号線 d c 1 がアサートされたタイミング等をモニタして

えず情報をやりとりしながら、制御信号c6によりdl よりデータをデータ転送バッファに取り込む。そして制 御信号 c 7 によりデータ出力トライステートバッファか ら、データコンプリート信号線dc2と共にデータバス d2によりデータを出力する。データはバス3を介して 入出力装置へ出力される。入出力装置3は、データコン プリート信号線dc2がアサートされたタイミングで、

18

【0073】次に、図1の実施例1のデータ転送制御部 21の詳細なブロック図を図2に示す。この実施例1で は、データの転送サイズが一定の場合すなわち固定長の データ転送サイズであるので、リクエストアドレスをモ ニタしてデータ転送のブリフェッチの制御を行なってい る。 r 1は入出力装置3からバス接続装置2へのリクエ ストである。 r 3 はメモリ装置 1 へのプリフェッチリク エストである。32はそのプリフェッチリクエストr3 生成部である。alはリクエストアドレスである。cm p2は比較器であり、RG2はレジスタであり、INC はインクリメンタである。これらの部分をまとめた制御 1のバス接続装置2は、図17にあるデータ転送量制御 20 部S1は、データ転送が固定サイズの場合の連続アドレ ス検出部である。htは、比較器cmp2で入力データ を比較した結果の入力データが一致していればアサート される信号である。L1は、比較器cmp2の結果を保 持するIビットの信号保持回路である。prは、データ 保持回路L1の出力であり、データ転送バッファのプリ フェッチリクエストになっている。 fulは図17に示 すデータ転送バッファの有効フラグが全てセットされて いる場合にアサートされるフル信号である。

【0074】次に、図2の回路の動作について説明す る。入出力装置3からリクエストアドレスalが入力さ れると、レジスタRG2に保持されている値と比較器c mp2で比較されて一致しているかどうか判定される。 そしてRG2には、リクエストアドレスa2をデータ転 送長分インクリメントINCでインクリメントした値が 格納される。例えば、4バイトの固定長データ転送の場 合、インクリメンタで、リクエストアドレス a 1 を+ 4 した値をRG2 に格納する。リクエストアドレス a 1 が アサートされたタイミングでh t 信号の値を保持回路し 1に保持する。すなわちht信号がアサートされていれ ば、プリフェッチ信号prがイネーブルとなり、ht信 号がアサートされていなければpr信号がディセーブル となる。プリフェッチリクエストr3生成部31では、 リクエストr1とプリフェッチリクエストprを調停 し、リクエストr3をメモリ装置1に対して出力する。 また f u 1 信号がアサートされていればリクエスト r 3 はリセットされる。

【0075】次に、図1のバス接続装置によるデータフ ェッチ処理のタイミングチャートを図3に示す。タイミ ングチャートでは、図1の動作説明の箇所で述べたデー おり、制御信号 c 4 , c 5 でデータ転送制御部2 1 と絶 50 タフェッチ処理の各種信号線の動作を時系列的に示した

1

è

٠,٠

7.3

20

ものである。このタイミングチャートは、バス1とバス3のデータ転送サイズ(データバスのビット数)が同じで、しかもバス1とバス3とバス接続装置が同一クロック信号CLKに同期して動作していることを前提にしている。X1~X17は、それぞれのクロックサイクルを示している。まず入出力装置から、X1に同期してリクエスト信号R5が出力される。このリクエストはブリフェッチリクエストではなく、そのデータD5が返ってくるのは5クロック後のX6である。このリクエストR5によるデータフェッチ処理は、図19で説明したリクエ 10ストR3に対するデータフェッチ処理と同じである。

【0076】リクエストR5に対するデータフェッチ処理がデータコンプリート信号dc2と共に終了すると、次のリクエストR6が入出力装置3から出力される。リクエストR6は、リクエストR5のアドレスA5に対して連続アドレスA6を持つので、図2で説明したようにht信号がアサートされ、リクエストr4はプリフェッチ信号としてR6~R12のように連続的に出力される。そのプリフェッチリクエストR6~R12に対するデータは、バス接続装置がバス1のバス権を獲得している限り、データバスd1よりD6~D12として連続的にデータ転送されてくる。そしてデータD6~D12は、データ転送バッファに順に取り込まれていく。

【0077】リクエストR6に対するデータD6がデータバスd2より、データコンプリート信号dc2と共に入出力装置3に転送されると、すぐに次の連続アドレスを持つリクエストR7が入出力装置3からバス接続装置2に出力される。バス接続装置2では、既にデータD7がプリフェッチされてきているので、すぐにデータバスd2より入出力装置2に出力する。リクエストR8に対しても同様な処理が実行される。

【0078】ところがリクエストR8の次に、アドレスA8に対して不連続アドレスAXを持つRXが入出力装置より出力されると、ht信号がアサートされずにプリフェッチリクエストr4がリセットされ、リクエストRXが出力された後にはプリフェッチリクエストは出力されない。このように、従来においてデータバッファ用のプリフェッチリクエストの制御をデータ転送長等のデータで判定していたのに対し、連続アドレス、不連続アドレスで判定することにより、より簡単な制御回路でほぼリクエストに応えたプリフェッチ制御を実現することができる。

【0079】実施例2. さらに、他の実施例のバス接続装置を、図4に基づいて説明する。この実施例2のバス接続装置の概略的な回路構成は、図1と同じである。但し、この実施例2では、データの転送サイズが固定でなく、複数種類のサイズのデータ転送が実施される。したがって、図1のコマンド制御信号線cmlには、データ転送のサイズを示す信号が含まれている。そしてデータ転送制御部21は、リクエストアドレスとデータ転送サ

イズをモニタしてデータ転送のブリフェッチの制御を行なっている。

【0080】 r 1は入出力装置3からバス接続装置2へ のリクエストである。 r 3 はメモリ装置 1 へのプリフェ ッチリクエストである。33はそのプリフェッチリクエ ストr3生成部である。alはリクエストアドレスであ り、cmlはコマンド制御信号線である。cmp2, c mp3は比較器であり、RG2、RG3はレジスタであ り、ADDは加算器である。これらの部分を含んでいる 制御部S2は、前回に連続するアドレスでかつ最大転送 サイズであることを検出する部分である。ht1,ht 2信号は、それぞれ比較器 cmp2, cmp3で入力デ ータが一致した時にアサートされるヒット信号である。 h t 3はh t 1, h t 2がアサートされている時に成立 するヒット信号である。L1は、ヒット信号 ht 3の値 を保持するための回路であり、その出力ргはデータ転 送バッファのプリフェッチリクエストになっている。 f u 1 は図 1 7 に示すデータ転送バッファの有効フラグが 全てセットされている場合にアサートされるフル信号で ある。

【0081】次に、図4の回路の動作について説明する。入出力装置3からリクエストアドレスa1とデータ転送サイズcm1が入力されると、アドレスa1の値とレジスタRG2の値が比較器cmp2で比較され、値が一致していればヒット信号ht1がアサートされる。また、比較器cmp3では、データ転送サイズcm1とレジスタRG3を比較し、一致していればヒット信号ht2をアサートする。レジスタRG2には、リクエストアドレスa1とデータ転送サイズcm1を加算器ADDで加算した値が格納される。

【0082】レジスタRG3には、最大転送サイズが格納されている。例えば、最大のデータ転送サイズが4バイトで、しかも2、4パイトのデータ転送が可能なバス接続装置である場合、レジスタRG3には、データ転送サイズ4バイトが格納されている。そして今回のリクエストが最大の転送サイズで、しかも連続するアドレスである場合に、ヒット信号ht3がアサートされる。ヒット信号ht3の値は、保持回路L1に取り込まれる。すなわちht3信号がアサートされていれば、ブリフェッチ信号prがイネーブルとなり、ht信号がアサートされていなければpr信号がディセーブルとなる。プリフェッチリクエストr3生成部33では、リクエストr1とプリフェッチリクエストprを調停し、リクエストr1とプリフェッチリクエストprを調停し、リクエストr3をメモリ装置に対して出力する。

【0083】実施例3. さらに、他の実施例のバス接続 装置について、図5に基づいて説明する。この実施例3 のバス接続装置の概略的な回路構成は、図1と同じであ る。但し、この実施例3では、図4で説明した実施例2 と同様に、データの転送サイズが一定でなくすなわち複 数種類のサイズのデータ転送が実施されるので、図1の

コマンド制御信号線 c m l には、データ転送のサイズを 示す信号が含まれている。そしてデータ転送制御部21 では、リクエストアドレスとデータ転送サイズをモニタ してデータ転送のプリフェッチの制御を行なっている。 【0084】rlは入出力装置3からバス接続装置2へ のリクエストである。 r 3 はメモリ装置 1 へのプリフェ ッチリクエストである。r3はメモリ装置1へのプリフ ェッチリクエストである。33はそのプリフェッチリク エストr3生成部である。a1はリクエストアドレスで あり、cmlはコマンド制御信号線である。cmp2, cmp3は比較器であり、RG2, RG3はレジスタで あり、ADDは加算器であり、F3はフラグレジスタで ある。これらは含む制御部S3は、最大転送サイズが連 続で起とる場合の検出部である。 ht1,ht2信号 は、それぞれ比較器 c m 2, c m 3 で入力データが一致 した時にアサートされるヒット信号である。ht4はh t1, ht2、そしてフラグレジスタF3の出力が全て アサートされている時に成立するヒット信号である。L 1は、ヒット信号h t 4の値を保持するための回路であ り、その出力である p r はデータ転送バッファのプリフ 20 ェッチリクエストになっている。 fulは図17に示す データ転送バッファの有効フラグが全てセットされてい る場合にアサートされるフル信号である。

【0085】次に、図5の回路の動作について説明する。入出力装置3からリクエストアドレスalとデータ転送サイズcmlが入力されると、アドレスalの値とレジスタRG2の値が比較器cmp2で比較され、値が一致していればヒット信号ht1がアサートされる。また、比較器cmp3では、データ転送サイズcmlとレジスタRG3を比較し、一致していればヒット信号ht2をアサートする。ヒット信号ht2は、一致フラグとしてフラグレジスタF3に取り込まれる。レジスタRG2には、リクエストアドレスalとデータ転送サイズcmlを加算器ADDで加算した値が格納される。

【0086】レジスタRG3には、最大転送サイズが格 納されている。例えば、最大のデータ転送サイズが4バ イトで、しかも2、4バイトのデータ転送が可能なバス 接続装置である場合、レジスタRG3には、データ転送 サイズ4バイトが格納されている。そして前回のデータ 転送サイズが最大である場合すなわちフラグレジスタF 3に有効フラグがセットされており、しかも今回のリク エストのデータサイズが最大でかつ連続アドレスである 場合に、ヒット信号ht4がアサートされる。ヒット信 号ht4の値は、保持回路LIに取り込まれる。すなわ ちht4信号がアサートされていれば、プリフェッチ信 号prがイネーブルとなり、ht 信号がアサートされて いなければpr信号がディセーブルとなる。プリフェッ チリクエストr3生成部34では、リクエストr1とプ リフェッチリクエストprを調停し、リクエストr3を メモリ装置1に対して出力する。

【0087】実施例4.では次に、他の実施例のバス接続装置について、図6に基づいて説明する。従来例と同様に、この図の回路構成は入出力装置からメモリ装置に対してデータフェッチ処理のみしか記述していない。

22

【0088】1はメモリ装置、3は入出力装置、5はこの実施例4のバス接続装置である。メモリ装置1とバス接続装置5とバス1で接続されており、入出力装置3とバス接続装置5はバス3で接続されている。

【0089】次に入出力装置3とバス接続装置5間のインターフェイス信号について説明する。a1はアドレス信号線、cm1はコマンド制御信号線、r1はリクエスト信号線、g2はアクノリッジ信号線、dc2はデータコンプリート信号線、d2はデータ信号線である。次にメモリ装置1とバス接続装置5間のインターフェイス信号について説明する。a2はアドレス信号線、r4はブリフェッチリクエスト信号線、g1はアクノリッジ信号線、dc1はデータコンプリート信号線、d1はデータ信号線である。c1,c2,c14,c15,c16,c17は、データフェッチを制御するための制御信号線である。

【0090】10はアドレス出力トライステートバッファ、16はリクエストアドレス生成部、22はデータ転送制御部、14はデータ転送バッファ、15はデータ出力トライステートバッファ、13はデータ転送バッファ制御部、17はバイパスレジスタである。図17に示すDMA制御を行なうバス接続装置と同様にデータ転送バッファを備えており、データのブリフェッチが可能である。しかし図17にあるようなデータ転送制御部は、この実施例4のバス接続装置5には存在しない。そして、30アドレス信号線 a 1がデータ転送制御部22に入力されている。

【0091】次に、図6に示すバス接続装置の動作について説明する。通常の固定サイズの連続アドレスに対するデータフェッチの処理は、実施例1で説明した通りである。この実施例4で実施例1と異なるのは、プリフェッチを行なっている最中に不連続アドレスが来た場合、バス接続装置はデータ転送バッファへのプリフェッチを中止し、バイパス経路を介してその不連続アドレスのリクエストに対するデータフェッチを行なう機能を持つということである。すなわち、データ転送制御部22は、図2に示す制御回路部s1を2セット内蔵しており、不連続アドレスのリクエストが来るとそれを認識してヒット信号をアサートせず、それをデータ転送バッファ制御部13に伝える(詳細な説明は、図7を用いて行ななう)。

【0092】データ転送バッファ制御部13は、制御信号c15によりデータ転送にデータを格納する処理をストップし、制御信号c17によりデータバス17の値をバイパスレジスタに格納する。そしてさらに、入出力装50 置3から連続アドレスが来れば、プリフェッチ処理がス

タートしデータ転送バッファにデータが格納される。こ のように、データ転送バッファは連続アドレスのプリフ ェッチ処理に使用され、バイバス処理のレジスタは単発 の不連続アドレスのフェッチに使用される。すなわち不 連続アドレスのリクエストが来た場合にデータ転送バッ ファに既に格納したデータを消去することなく処理を進 行するととができる。

23

【0093】図7に、図6のデータ転送制御部22内の データ転送バッファとバイパスレジスタの切り替えを行 なう部分の制御回路を示す。図7に示すようにこの制御 10 回路は、図2に示す制御回路S1を2個内蔵したような 構成になっている。すなわち図7内のT1、T2がその 部分であり、それぞれ比較器cmp4, cmp5、レジ スタRG4、RG5、インクリメンタINCを内蔵して いる。alはリクエストアドレスである。htlO,h tllは、それぞれ比較器cmp4.cmp5で入力デ ータを比較した結果、一致した場合にアサートされるヒ ット信号である。en0、enlは、それぞれレジスタ RG4、RG5にデータを取り込む際にアサートされる イネーブル信号である。40は、ヒット信号ht10、 htllの値からイネーブル信号enO, enlをアサ ートするかどうかを判断する制御回路である。

【0094】次に、図7に示す制御回路の動作について 説明する。まず1回目のリクエストアドレスalが入出 力装置3からバス接続装置5に入力されると、まずそれ ぞれの連続アドレス検出部T1、T2に入力される。そ してヒット信号かは10、ht11が双方ともアサート されないと、制御回路40は、イネーブル信号en4を アサートして、1回目のリクエストアドレスを固定サイ ズ分インクリメントした値をRG4に取り込む。ここで レジスタRG4には、データ転送バッファに最後に取り 込まれたデータのアドレスに対して連続するアドレスが 格納されたことになる。

【0095】そして第2回目のリクエストアドレスが第 1回目のリクエストアドレスに対して連続するアドレス であった場合、連続アドレス検出部T1では、ヒット信 号ht10がアサートされる。その後の処理は、図2で 説明した通り、データプリフェッチ処理がスタートす

【0096】そのため第3回目のリクエストアドレスが 第2回目のリクエストアドレスに対して連続である場合 は、同様に連続アドレス検出部T1でヒット信号がアサ ートされ、データバッファより即座にプリフェッチされ ているデータが入出力装置3に出力される。

【0097】第4回目のリクエストアドレスが第3回目 のリクエストアドレスに対して不連続であった場合、連 続アドレス検出部T1、T2ともヒット信号をアサート しない。そのため、データ転送バッファ用のプリフェッ チ信号はストップされる。そして、制御部40はイネー プル信号 e n 5 をアサートし、第4回目のリクエストア 50 送バッファに順に取り込まれていく。リクエストR20

ドレスを固定サイズ分インクリメントした値をレジスタ RG5に格納する。そして第4回目のリクエストに対す るフェッチデータは、バイパスレジスタに取り込み、そ れ経由で入出力装置3に出力する。

【0098】そして第5回目のリクエストアドレスが第 3回目のリクエストアドレスに対して連続アドレスであ る場合、連続アドレス検出部Tlはヒットし、既にデー タ転送バッファに格納されている第5回目のリクエスト アドレスに対するデータを入出力装置3へ出力する。そ してデータプリフェッチ処理を再開する。

【0099】また第5回目のリクエストアドレスが第4 回目のリクエストアドレスに対して連続であった場合、 連続アドレス検出部T1はヒット信号をアサートせず、 T2はヒット信号をアサートする。その場合は、制御部 40はイネーブル信号en5をアサートし、第5回目の アドレスに固定サイズ分インクリメントした値をレジス タRG5に取り込む。そしてデータ転送バッファにプリ フェッチしているデータを消去し、新たに第5回目のリ クエストアドレスに対するデータフェッチを開始する。 【0100】また第5回目のリクエストアドレスが第3 回目及び第4回目のいずれかのリクエストアドレスに対 しても不連続である場合、制御部40はイネーブル信号 en5を出力し、RG5に第5回目のリクエストアドレ スを固定サイズ分インクリメントした値を取り込む。そ して、第5回目のリクエストアドレスに対するデータ は、バイパスレジスタに取り込まれ、入出力装置3に出

【0101】次に、図6に示すバス接続装置5によるデ ータフェッチ処理のタイミングチャートを図8に示す。 タイミングチャートでは、図6の動作説明の箇所で述べ たデータフェッチ処理の各種信号線の動作を時系列的に 示したものである。とのタイミングチャートは、バス1 とバス3のデータ転送サイズ(データバスのビット数) が同じで、しかもバス1とバス3とバス接続装置が同一 クロック信号CLKに同期して動作していることを前提 としている。X1~X17は、それぞれのクロックサイ クルを示している。

【0102】入出力装置から、X1に同期してリクエス ト信号R20が出力される。この場合リクエストR20 40 は、前のリクエストのアドレスに対して連続であるリク エストアドレスを持つので、図7で説明したようにht 10信号がアサートされ、リクエストr4はプリフェッ チ信号としてR20~R26のように連続的に出力され

【0103】そのプリフェッチリクエストR20~R2 6に対するデータは、バス接続装置5がバス1のバス権 を獲得している限り、データバス d l より D 2 0 ~ D 2 6として連続的にデータ転送されてくる。

【0104】そしてデータD20~D26は、データ転

ェッチされているデータを消去する。

に対するデータD20がデータバスは2より、データコ ンプリート信号dc2と共に入出力装置3に転送される と、すぐに次の連続アドレスを持つリクエストR21が 入出力装置3からバス接続装置5に出力される。

【0105】バス接続装置5のデータ転送制御部では、 連続アドレスが検出され、既にプリフェッチされている データD21を、すぐにデータバスd2より入出力装置 に出力する。リクエストR22に対しても同様な処理が 実行される。

【0106】ところがリクエストR22の次に、アドレ 10 スA22に対して不連続アドレスAXを持つRXが入出 力装置5より出力されると、h t 10信号がアサートさ れずにプリフェッチリクエストr4がストップされ、そ のリクエストRXに対するデータDXは、データバスd 1よりバイパスレジスタに取り込まれ、そのレジスタを 介してデータバスd2より、入出力装置3へ出力され る。

【0107】そして、次に、アドレスA22に連続であ るアドレスA23を持つリクエストR24が入出力装置 3からバス接続装置5に出力された場合、連続アドレス 20 ヒット信号がアサートされるので、即座に既にプリフェ ッチされているデータD23がデータ転送バッファより 入出力装置3へ出力される。そして、データ転送バッフ ァのプリフェッチ処理が次のプリフェッチアドレスA2 7からスタートされる。

【0108】実施例5.次に、図6に示すバス接続装置 の構成データ転送サイズが複数ある場合に対応した他の 実施例について説明する。通常の複数サイズの連続アド レスに対するデータフェッチの処理は、実施例2及び3 で説明した通りである。この実施例5のバス接続装置 は、データ転送バッファ制御部に図3及び図4で示した 制御回路部S2及びS3を2個内蔵しており、サイズの 異なるリクエストでしかも連続不連続アドレスのリクエ ストに対応したバイパス経路処理を行なう機能を有す る。

【0109】この実施例5のデータ転送装置では、不連 続アドレスの判定の制御回路(実施例4の図7)が異な るのみで、バイパス経路等を用いたデータフェッチの処 理等は、図6で説明したデータ転送装置と同じである。

【0110】実施例6.次に、メモリ装置からバス接続 40 装置に対するデータ転送時にエラーが発生した場合の実 施例について説明する。エラーが発生しない時の通常の データ転送処理は、図1を用いて行なった実施例1と同 じである。エラーが発生しない時の回路構成も図1と同 じである。

【0111】エラーが発生した場合、メモリ装置からエ ラー信号がバス接続装置のデータ転送制御部に入力され る。データ転送制御部では、エラー信号が入力される と、リトライ処理制御回路を内蔵していないので当然リ トライ処理を行なわずに、データ転送バッファにプリフ 50 接続装置6はバス3で接続されている。

【0112】次に、実施例6のバス接続装置によるエラ 一発生時のデータフェッチ処理のタイミングチャートを 図9に示す。このタイミングチャートは、バス1とバス 3のデータ転送サイズ (データバスのビット数) が同じ で、しかもバス1とバス3とバス接続装置が同一クロッ ク信号CLKに同期して動作していることを前提にして いる。X1~X14は、それぞれのクロックサイクルを 示している。入出力装置から、X1に同期してリクエス ト信号R30が出力される。

【0113】この場合リクエストR30は、前のリクエ ストのアドレスに対して連続であるリクエストアドレス であるので、図2で説明したようにht信号がアサート され、リクエストr5はプリフェッチ信号としてR30 ~R35のように連続的に出力される。

【0114】そのプリフェッチリクエストR30~R3 5に対するデータは、バス接続装置がバス1のバス権を 獲得している限り、データバスdlよりD30~D35 として連続的にデータ転送されてくる。

【0115】ところが、データD33(図9の斜線部デ ータ)のメモリ装置からバス接続装置へのデータ転送で エラーが検出され、エラー信号 d p e が発生した場合、 プリフェッチリクエスト r 5 はストップされ、プリフェ ッチされているデータ転送バッファ内のデータは消去さ れる。リトライ処理用の制御回路は内蔵していないので リトライ処理は行なわれない。

【0116】そしてリクエストR30に対するデータD 30がデータバスd2より、データコンプリート信号d c2と共に入出力装置に転送されると、すぐに次の連続 アドレスを持つリクエストR31が入出力装置からバス 接続装置に出力される。バス接続装置のデータ転送制御 部では連続アドレスが検出され、既にプリフェッチされ ているデータD31を、即座にデータバスd2より入出 力装置に出力する。

【0117】さらに、リクエストR32が入出力装置か らバス接続装置に出力された場合、既にエラーが発生し データ転送バッファ内のデータが消去された後なので、 リクエストR32に対するデータフェッチは、図19に 示すリクエストR3に対するデータフェッチ処理と同様 なシーケンスでデータフェッチ処理が実行される。

【0118】実施例7. さらに、メモリ装置からバス接 続装置に対するデータ転送時にエラーが発生した場合の 他の実施例のバス接続装置について、図10に基づいて 説明する。従来例と同様に、回路構成図は入出力装置か らメモリ装置に対してデータフェッチ処理のみしか記述 していない。

【0119】1はメモリ装置、3は入出力装置、6はと の実施例7のバス接続装置である。メモリ装置とバス接 続装置はバス1で接続されており、入出力装置3とバス 【0120】次に入出力装置3とバス接続装置6間のインターフェイス信号について説明する。 alはアドレス信号線、cmlはコマンド制御信号線、r4はリクエスト信号線、g2はアクノリッジ信号線、dc2はデータコンブリート信号線、d2はデータ信号線である。

【0121】次にメモリ装置 I とバス接続装置 6 間のインターフェイス信号について説明する。a2はアドレス信号線、r4はプリフェッチリクエスト信号線、glはアクノリッジ信号線、dclはデータコンプリート信号線、cm2はデータ転送エラーを検出するための制御信号線、efはエラーフラグレジスタの値を入出力装置3へ出力するための信号線、dlはデータ信号線である。c1,c2,c20,c21,c22,c23,c24は、データフェッチを制御するための制御信号線である。

【0122】10はアドレス出力トライステートバッファ、16はリクエストアドレス生成部、23はデータ転送制御部、14はデータ転送バッファ、15はデータ出力トライステートバッファ、24はデータ転送バッファ制御部、18はエラーフラグレジスタである。エラーフラグレジスタは、データ転送バッファ内のレジスタに1対1に対応している。

【0123】次に、図10に示すバス接続装置の動作に ついて説明する。通常の固定サイズの連続アドレスに対 するデータフェッチの処理は、図1の実施例1で説明し た通りである。との実施例7で実施例1と異なるのは、 メモリ装置3からバス接続装置6へのデータ転送時にエ ラーが発生した場合のデータフェッチ処理である。すな わち、データ転送制御部23へは、メモリ装置1からデ ータが送られてくる際に、データコンプリート信号dc 1と共に、データのエラーを検出するための制御信号 c m2が送られてくる。制御信号cm2の内容からデータ 転送制御部23内の制御回路でデータ転送エラーを検出 した場合、データ転送バッファ制御部を介して制御信号 c24により、そのエラー発生源のデータを取り込んだ データ転送バッファ内のレジスタに対応したエラーフラ グレジスタに有効ビットをセットする。そしてそのエラ ーフラグレジスタの値は、データがバス接続装置6から 入出力装置へデータバスd2を介して出力される時に、 同時に信号線 e f を介して出力される。

【0124】次に、図10のバス接続装置6によるエラー発生時のデータフェッチ処理のタイミングチャートを図11に示す。このタイミングチャートは、バス1とバス3のデータ転送サイズ(データバスのビット数)が同じで、しかもバス1とバス3とバス接続装置が同一クロック信号CLKに同期して助作していることを前提にしている。X1~X12は、それぞれのクロックサイクルを示している。

【0125】入出力装置3から、X1に同期してリクエスト信号R40が出力される。この場合リクエストR4

0は、前のリクエストのアドレスに対して連続であるリクエストアドレスであるので、図2で説明したように h t 信号がアサートされ、リクエスト r 5 はプリフェッチ 信号としてR40∼R45のように連続的に出力される。

28

【0126】そのプリフェッチリクエストR40~R45に対するデータは、バス接続装置6がバス1のバス権を獲得している限り、データバスd1よりD40~D45として連続的にデータ転送されてくる。ところが、データD43(図11の斜線部データ)のメモリ装置からバス接続装置へのデータ転送でエラーが検出され、エラー信号dpeが発生した場合、リトライ処理用の制御回路は内蔵していないのでリトライ処理は行なわれない。その代わりに、エラー発生源のデータを格納したデータ転送バッファ内のレジスタに対応したエラーフラグレジスタに有効ビットをセットしておく。

【0127】そしてリクエストR40に対するデータD40がデータバスd2より、データコンプリート信号dc2と共に入出力装置3に転送されると、すぐに次の連続アドレスを持つリクエストR41が入出力装置3からバス接続装置6に出力される。バス接続装置6のデータ転送制御部では連続アドレスが検出され、既にプリフェッチされているデータD41を、即座にデータバスd2より入出力装置3に出力する。

[0128] さらに、リクエストR42が入出力装置3からバス接続装置6に出力された場合も同様にデータD42を入出力装置3に出力する。さらに、リクエストR43が入力された場合は、そのアドレスに対するデータD43を入出力装置3に出力すると共に、エラーフラグの読みだし信号efにセットされた値が出力される。この値を入出力装置に伝えることにより、D43は不正なデータであることを伝達する。

【0129】実施例8. さらに、入出力装置が2個以上接続され、その入出力装置に対してそれぞれ入出力バッファを持つ実施例のバス接続装置について、図12に基づいて説明する。従来例と同様に、図12の回路構成は入出力装置からメモリ装置に対してデータフェッチ処理のみしか記述していない。

【0130】1はメモリ装置、【03は入出力装置、【04は入出力装置、7はこの実施例8のバス接続装置である。メモリ装置1とバス接続装置はバス1で接続されており、入出力装置1及び2とバス接続装置7は、それぞれ専用バスで接続されている。

【0131】次に入出力装置1及び2とバス接続装置7間のインターフェイス信号について説明する。a3, a4はアドレス信号線、cm3, cm4はコマンド制御信号線、r10, r11はリクエスト信号線、g3, g4はアクノリッジ信号線、dc3, dc4はデータコンプリート信号線、d3, d4はデータ信号線である。

50 【0132】次にメモリ装置1とバス接続装置7間のイ

ンターフェイス信号について説明する。a2はアドレス 信号線、F6はデータフェッチリクエスト信号線、gl はアクノリッジ信号線、dclはデータコンプリート信 号線、dlはデータバスである。

【0133】10はアドレス出力トライステートバッフ ァ、29はリクエストアドレス生成部、28はリクエス ト r 6 生成部、27はデータ転送制御部、14a, 14 bはデータ転送バッファ、15はデータ出力トライステ ートバッファ、25は入出力装置1用のデータ転送バッ ファ制御部、26は入出力装置2用のデータ転送バッフ ァ制御部である。S10は入出力装置1用の連続アドレ ス検出部、S11は入出力装置2用の連続アドレス検出 部であり、図2に示すS1と同じものである。そして、 S10, S11の出力p3, p4は、それぞれ入出力装 置1及び2用のデータ転送バッファのフリフェッチリク エストである。

【0134】図12に示すように、リクエストr6生成 部では、入出力装置1及び2のリクエストr10,r1 1と入出力装置1及び2のデータ転送バッファのプリフ 調停することになる。調停する場合は通常、それぞれの リクエストに対してLRU制御等を行ない、一つのリク エストばかり受け付けることのないようにしている。そ して、このような制御の元にプライオリティの高いリク エストから順に受け付けることになる。そのプライオリ ティ制御例として次のようなものを提案し、それに即し て動作を説明する。

【0135】フェッチリクエストェ10、ェ11とプリ フェッチリクエストp3, p4は、フェッチリクエスト クエストr10, r11が重なると、前回受け付けてな い方を優先する。入出力装置 1 と入出力装置 2 のブリフ ェッチリクエストρ3、ρ4が重なると、前回受け付け てない方を優先する。

【0136】次に、図12のバス接続装置によるデータ フェッチ処理の動作をタイミングチャート図13に基づ いて説明する。まず、ほぼ同時に入出力装置1と2から フェッチリクエストR110とR120がそれぞれ出力 されると、リクエストr6生成部では、まずプライオリ ティの高いリクエストR110を受け付けて、入出力装 40 置1に対してg1を返す。

【0137】すると入出力装置上は、そのリクエストに 対するリクエストアドレスA110をバス接続装置に対 して出力する。バス接続装置では、そのアドレスを受け 付けると、R I I O に対するリクエストを r 6 に出力す る(この場合、バス1はノーウェイトでデータ転送が行 なわれていると仮定する)。

【0138】そのリクエストR110に対して、g1が メモリ装置1から返されると、すぐに入出力装置2から のリクエストR120が受け付けられて、入出力装置2 50 いる場合に効果を発揮する。

に対してg4を返す。すると入出力装置2は、アドレス A120をバス接続装置7に対して出力する。メモリ装 置1からリクエストR110に対するデータD110が 転送され、さらに入出力装置1に対してデータコンプリ ート信号d c 2 と共にデータバス d 3 を介して出力され

【0139】すると、次のリクエストR111が入出力 装置1からバス接続装置7へ出力される。同様に、入出 力装置2に対してもデータD120が入力されると、次 10 のリクエストR121をバス接続装置7に対して出力す る。バス接続装置7でリクエストR111を受け付ける と、連続アドレス検出部S10で入出力装置1からのリ クエストアドレスが連続であることを検出し、次のブリ フェッチリクエストp3を次のアドレスA112に対し

【0140】メモリ装置1でリクエストR111を受け 付けてそれに対してg1が返されると、リクエストr6 生成部28では、入出力装置2からのリクエストR12 1とプリフェッチリクエストP112を調停して、リク ェッチリクエストp3,p4の4個のリクエスト信号を 20 エストR121を受け付ける。すると同様に連続アドレ ス検出部S11で、入出力装置2からのリクエストアド レスが連続であることを検出し、プリフェッチリクエス トp4を次の連続アドレスA122に対して出力する。 【0141】そしてそのリクエストR121に対するメ モリ装置1からのデータフェッチが実行される。メモリ 装置1でリクエストR112が受け付けられた次のタイ ミングで、プリフェッチリクエストP112が受け付け られて、リクエストェ6から出力される。

【0142】そしてメモリ装置1でリクエストP112 を優先する。入出力装置1と入出力装置2のフェッチリ 30 が受け付けられた次のタイミングで、リクエストr6生 成部28では、プリフェッチリクエストP113とP1 22を調停し、P122を出力する。そしてメモリ装置 1でリクエストP122が受け付けられたタイミング で、入出力装置 1 からリクエストR112が出力される が、既にプリフェッチされているのでヒット信号ht10がアサートされ、そのデータD112が入出力装置1 へ出力される。

> 【0143】このように、入出力装置1及び2からのリ クエストがヒットした場合(データ転送バッファ内にフ ェッチ対象データが既に存在する)、リクエストr6生 成部28では調停対象のリクエストとみなさない。

> 【0144】とのような処理を通して、バス接続装置内 の入出力装置が2つ以上接続された場合、それぞれの入 出力装置に対してデータ転送バッファとそれに付随した 制御回路を内蔵することにより、効率的にデータ転送可 能である。これらの効率は、リクエストの調停の手法に 依存することは間違いない。また、この実施例8のデー タ転送装置は、特に、バス1のデータ転送効率が入出力 装置間とバス接続装置間のデータ転送効率よりも優れて

### [0145]

出手段と、上記読出手段により読み出したデータを保持 するデータバッファと、上記データバッファからデータ を取り出して、上記入出力装置へ出力する出力手段と、 上記記憶装置からデータを読み出して上記入出力装置へ 転送する転送手段と、上記入出力装置からの第1の要求 アドレスが前回の要求アドレスと連続しているかどうか 判定するとともに、上記入出力装置からの第2の要求ア ドレスが上記データバッファに格納された複数のデータ のアドレスと一致するかどうか判定する判定器と、上記 判定器によりアドレスが連続していないと判定されたと きに、上記第1の要求アドレスのデータを上記記憶装置 から読み出して上記入出力装置へ転送するように上記転 送手段を制御するとともに、上記判定器によりアドレス が一致していないと判定されたときに、上記第1の要求 アドレスのデータを上記記憶装置から読み出して上記入 出力装置へ転送するように上記転送手段を制御する第1 の制御部と、上記判定器によりアドレスが連続している と判定されたときに、上記第1の要求アドレスに連続し たアドレスの複数のデータを上記記憶装置から読み出し て上記データバッファに格納するように上記読出手段を 制御するとともに、上記判定器によりアドレスが一致し ていると判定されたときに、上記データバッファから対 応するデータを読み出して上記入出力装置へ出力するよ うに上記出力手段を制御する第2の制御部とを備えたの で、簡単な構成で効率の良いデータ転送が可能になる。 【0146】また、請求項3の発明によれば、上記複数 の入出力装置に対応して上記記憶装置からデータをそれ 30 ぞれ読み出す複数の読出手段と、上記複数の読出手段に より読み出したデータをそれぞれ保持する複数のデータ バッファと、上記複数のデータバッファからデータを取 り出して、上記複数の入出力装置へそれぞれ出力する複 数の出力手段と、上記記憶装置からデータを読み出して 上記複数の入出力装置へ転送する転送手段と、上記複数 の入出力装置からの第1の要求アドレスが前回の要求ア ドレスと連続しているかどうかそれぞれ判定するととも に、上記複数の入出力装置からの第2の要求アドレスが 上記複数のデータバッファに格納された複数のデータの アドレスと一致するかどうかそれぞれ判定する複数の判 定器と、上記複数の判定器によりアドレスが連続してい ないと判定されたときに、上記第1の要求アドレスのデ ータを上記記憶装置から読み出して上記複数の入出力装 置へ転送するように上記転送手段を制御するとともに、 上記複数の判定器によりアドレスが一致していないと判 定されたときに、上記第1の要求アドレスのデータを上 記記憶装置から読み出して上記複数の入出力装置へ転送 するように上記転送手段を制御する複数の第1の制御部 と、上記複数の判定器によりアドレスが連続していると

31

【発明の効果】以上のように、請求項1または請求項2

の発明によれば、上記記憶装置からデータを読み出す読

判定されたときに、上記第1の要求アドレスに連続したアドレスの複数のデータを上記記憶装置から読み出して上記複数のデータバッファにそれぞれ格納するように上記読出手段を制御するとともに、上記複数の判定器によりアドレスが一致していると判定されたときに、上記複数のデータバッファから対応するデータを読み出して上記複数の入出力装置へそれぞれ出力するように上記複数の出力手段を制御する複数の第2の制御部と、上記複数の入出力装置からの複数の要求をあらかじめ定められた優先順位に基づき選択する選択部とを備えたので、記憶装置に複数の入出力装置が接続された場合でも、簡単な構成で効率の良いデータ転送が可能になる。

【0147】また、請求項4の発明によれば、上記データバッファをバイバスするように設けられ、上記記憶装置からデータを読み出して上記入出力装置へデータを転送するバイバス手段を備え、上記第2の制御部が、連続アドレスの条件が成立した後に不連続アドレスを受けたとき、上記不連続アドレスに対応するデータについて上記バイバス手段によりデータ転送を行うように制御するので、さらに、連続アドレスに対して処理しているときに不連続アドレスを受けた場合でも、不連続アドレスについてデータ転送を行うことができるという効果を奏する。

【0148】また、請求項5の発明によれば、上記読出手段が上記記憶装置からデータを読み出す際のエラーの発生を監視する監視手段と、上記エラーが発生したときに上記データバッファの内容を消去する消去手段とを備えたので、データ転送の際のエラーの影響を低減できる。

「 【 0 1 4 9 】また、請求項6の発明によれば、上記読出手段が上記記憶装置からデータを読み出す際のエラーの発生を監視する監視手段と、上記エラーが発生したときにエラーデータに対応するフラグがセットされるエラーフラグレジスタとを備えたので、データ転送の際のエラーの影響を低減しつつ、エラーの生じたデータ以外のデータ転送を効率よく行える。

【0150】また、請求項7ないし請求項9の発明によれば、上記判定器に、前回の要求アドレスと前回のデータ転送サイズとを加算して得たアドレスと、上記入出力装置からの要求アドレスとを比較する第1の比較器と、上記入出力装置からの今回のデータ転送サイズとあらかじめ定められた最大転送サイズとを比較する第2の比較器と、上記第1の比較器が一致を出力し、かつ、上記第2の比較器が上記今回のデータ転送サイズが上記最大転送サイズ以内であることを出力するときに、上記要求アドレスが連続していると判定する論理回路とを備えたので、転送するデータのサイズが複数の種類ある場合にも適用できる。

## 【図面の簡単な説明】

- 【図1】 この発明の実施例1に係るバス接続装置の機

能ブロック図である。

【図2】 との発明の実施例 [ のバス接続装置のデータ 転送制御部21の詳細な機能ブロック図である。

【図3】 この発明の実施例1に係るバス接続装置にお けるデータフェッチ処理のタイミングチャートである。

【図4】 この発明の実施例2に係るバス接続装置の機 能ブロック図である。

【図5】 この発明の実施例3に係るバス接続装置の機 能ブロック図である。

能ブロック図である。

【図7】 この発明の実施例4のバス接続装置のデータ 転送制御部22内のデータ転送バッファとバイパスレジ スタの切り替えを行なう制御回路の機能ブロック図であ る。

【図8】 この発明の実施例4に係るバス接続装置にお けるデータフェッチ処理のタイミングチャートである。

【図9】 この発明の実施例6に係るバス接続装置にお けるエラー発生時のデータフェッチ処理のタイミングチ ャートである。

【図10】 との発明の実施例7に係るバス接続装置の 機能ブロック図である。

【図11】 との発明の実施例7に係るバス接続装置に おけるエラー発生時のデータフェッチ処理のタイミング チャートである。

【図12】 この発明の実施例8に係るバス接続装置の 機能ブロック図である。

【図13】 との発明の実施例8に係るバス接続装置に おけるデータフェッチ処理のタイミングチャートであ

【図14】 一般的なコンピュータシステムの概略図で ある。

【図15】 従来のバスブリッジ型のバス接続装置の機 能ブロック図である。

【図16】 従来のバスブリッジ型のバス接続装置にお けるデータフェッチ処理のタイミングチャートである。 【図17】 従来のDMA制御装置を用いたバス接続装 置の機能ブロック図である。


【図18】 従来のDMA制御装置を用いたバス接続装 置のデータ転送バッファ14及びデータ転送バッファ制 御部13そしてデータ転送量制御部20の詳細な回路構 成図である。

【図19】 従来のDMA制御装置を用いたバス接続装 【図6】 この発明の実施例4に係るバス接続装置の機 10 置におけるデータフェッチ処理のタイミングチャートで ある。


# 【符号の説明】


1 メモリ装置、2 バス接続装置、3 入出力装置、 5 バス接続装置、6 バス接続装置、7 バス接続装 置、10 アドレス出力トライステートバッファ、11 アドレスレジスタ、12 データ転送制御部、13 データ転送バッファ制御部、14 データ転送バッフ ァ、15 データ出力トライステートバッファ、16 リクエストアドレス生成部、17 バイパスレジスタ、 20 18 エラーフラグレジスタ、19 データ転送制御 部、20 データ転送量制御部、21データ転送制御 部、22 データ転送制御部、23 データ転送制御 部、24データ転送バッファ制御部、25 入出力装置 1用のデータ転送バッファ制御部、26 入出力装置2 用のデータ転送バッファ制御部、27 データ転送制御 部、28 リクエスト生成部、29 リクエストアドレ ス生成部、30 有効フラグレジスタ、31 プリフェ ッチリクエストr3を生成するための制御部、32 入 カポインタ部、33 出力ポインタ部、34 プリフェ 30 ッチリクエストr 3 生成部、40 制御回路、100 バス接続装置を含まないコンピュータシステム、101 バス接続装置を含むコンピュータシステム、110 バスブリッジで構成されるバス接続装置、111 バス 接続装置。


【図1】




[図3]









[図7]




【図8】




【図9】




【図10】




【図11】




[図12]




[図13]




【図14】




【図15】




【図16】




【図17】



[図18]



【図19】



フロントページの続き

# (72)発明者 橋詰 雅樹

鎌倉市大船五丁目1番1号 三菱電機株式 会社情報システム研究所内

# THIS PAGE BLANK (USPTO)